diff options
| author | Abel Tim <abel@main.home> | 2024-06-09 12:31:17 +0200 |
|---|---|---|
| committer | Abel Tim <abel@main.home> | 2024-06-09 12:31:17 +0200 |
| commit | a4748d628d3b33dab92e60a43565bcff78957fe7 (patch) | |
| tree | 30413e086f1dbd21a0ecf48eca7248ae86a1e329 /pcb_boven/openmv/openmv-boards-master/openmv5/rt1170 | |
| parent | 8ed29c8f05a9dd68840b83c2c87d19ec084ad55d (diff) | |
| download | robotica-a4748d628d3b33dab92e60a43565bcff78957fe7.tar.gz robotica-a4748d628d3b33dab92e60a43565bcff78957fe7.zip | |
pcb
Diffstat (limited to 'pcb_boven/openmv/openmv-boards-master/openmv5/rt1170')
| -rw-r--r-- | pcb_boven/openmv/openmv-boards-master/openmv5/rt1170/pins/MIMXRT117HDVMAA.mex | 2937 |
1 files changed, 2937 insertions, 0 deletions
diff --git a/pcb_boven/openmv/openmv-boards-master/openmv5/rt1170/pins/MIMXRT117HDVMAA.mex b/pcb_boven/openmv/openmv-boards-master/openmv5/rt1170/pins/MIMXRT117HDVMAA.mex new file mode 100644 index 0000000..7d3718e --- /dev/null +++ b/pcb_boven/openmv/openmv-boards-master/openmv5/rt1170/pins/MIMXRT117HDVMAA.mex @@ -0,0 +1,2937 @@ +<?xml version="1.0" encoding= "UTF-8" ?> +<configuration name="MIMXRT1176xxxxx" xsi:schemaLocation="http://mcuxpresso.nxp.com/XSD/mex_configuration_12 http://mcuxpresso.nxp.com/XSD/mex_configuration_12.xsd" uuid="205299a7-233f-4251-a7eb-dc41305c44c1" version="12" xmlns="http://mcuxpresso.nxp.com/XSD/mex_configuration_12" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"> + <common> + <processor>MIMXRT1176xxxxx</processor> + <package>MIMXRT1176DVMAA</package> + <mcu_data>ksdk2_0</mcu_data> + <cores selected="cm7"> + <core name="Cortex-M4F" id="cm4" description=""/> + <core name="Cortex-M7F" id="cm7" description=""/> + </cores> + <description></description> + </common> + <preferences> + <validate_boot_init_only>false</validate_boot_init_only> + <generate_extended_information>false</generate_extended_information> + <generate_code_modified_registers_only>false</generate_code_modified_registers_only> + <update_include_paths>true</update_include_paths> + <generate_registers_defines>false</generate_registers_defines> + </preferences> + <tools> + <pins name="Pins" version="13.0" enabled="true" update_project_code="true"> + <pins_profile> + <processor_version>13.0.2</processor_version> + <power_domains/> + </pins_profile> + <functions_list> + <function name="BOARD_InitPins"> + <description>Configures pin routing and optionally pin electrical features.</description> + <options> + <callFromInitBoot>true</callFromInitBoot> + <coreID>cm7</coreID> + <enableClock>true</enableClock> + </options> + <dependencies> + <dependency resourceType="Peripheral" resourceId="CSI" description="Peripheral CSI is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="USDHC2" description="Peripheral USDHC2 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="USDHC1" description="Peripheral USDHC1 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="SUPPLY" description="Peripheral SUPPLY is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="SRC" description="Peripheral SRC is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="SNVS" description="Peripheral SNVS is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="SEMC" description="Peripheral SEMC is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="MIPI_CSI2RX" description="Peripheral MIPI_CSI2RX is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="DSI_HOST" description="Peripheral DSI_HOST is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="DAC" description="Peripheral DAC is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="ANADIG" description="Peripheral ANADIG is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="ENET" description="Peripheral ENET is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="FLEXSPI1" description="Peripheral FLEXSPI1 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="JTAG" description="Peripheral JTAG is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPI2C1" description="Peripheral LPI2C1 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPI2C3" description="Peripheral LPI2C3 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPSPI3" description="Peripheral LPSPI3 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPSPI4" description="Peripheral LPSPI4 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPI2C4" description="Peripheral LPI2C4 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="PWM1" description="Peripheral PWM1 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="PWM2" description="Peripheral PWM2 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="LPUART10" description="Peripheral LPUART10 is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="Peripheral" resourceId="MIC" description="Peripheral MIC is not initialized" problem_level="1" source="Pins:BOARD_InitPins"> + <feature name="initialized" evaluation="equal"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.common" description="Pins initialization requires the COMMON Driver in the project." problem_level="2" source="Pins:BOARD_InitPins"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.iomuxc" description="Pins initialization requires the IOMUXC Driver in the project." problem_level="2" source="Pins:BOARD_InitPins"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + </dependencies> + <pins> + <pin peripheral="CSI" signal="csi_vsync" pin_num="N14" pin_signal="GPIO_AD_14"/> + <pin peripheral="CSI" signal="csi_pixclk" pin_num="P17" pin_signal="GPIO_AD_12"/> + <pin peripheral="CSI" signal="csi_mclk" pin_num="L12" pin_signal="GPIO_AD_13"/> + <pin peripheral="CSI" signal="csi_hsync" pin_num="M14" pin_signal="GPIO_AD_15"/> + <pin peripheral="CSI" signal="csi_data, 09" pin_num="N17" pin_signal="GPIO_AD_16"/> + <pin peripheral="CSI" signal="csi_data, 08" pin_num="N15" pin_signal="GPIO_AD_17"/> + <pin peripheral="CSI" signal="csi_data, 07" pin_num="M16" pin_signal="GPIO_AD_18"/> + <pin peripheral="CSI" signal="csi_data, 06" pin_num="L16" pin_signal="GPIO_AD_19"/> + <pin peripheral="CSI" signal="csi_data, 05" pin_num="K13" pin_signal="GPIO_AD_20"/> + <pin peripheral="CSI" signal="csi_data, 04" pin_num="K14" pin_signal="GPIO_AD_21"/> + <pin peripheral="CSI" signal="csi_data, 03" pin_num="K12" pin_signal="GPIO_AD_22"/> + <pin peripheral="USDHC2" signal="usdhc_cmd" pin_num="E14" pin_signal="GPIO_SD_B2_05"/> + <pin peripheral="USDHC2" signal="usdhc_clk" pin_num="F14" pin_signal="GPIO_SD_B2_04"/> + <pin peripheral="USDHC2" signal="usdhc_data, 0" pin_num="E15" pin_signal="GPIO_SD_B2_03"/> + <pin peripheral="USDHC2" signal="usdhc_data, 1" pin_num="H13" pin_signal="GPIO_SD_B2_02"/> + <pin peripheral="USDHC2" signal="usdhc_data, 2" pin_num="J14" pin_signal="GPIO_SD_B2_01"/> + <pin peripheral="USDHC2" signal="usdhc_data, 3" pin_num="J15" pin_signal="GPIO_SD_B2_00"/> + <pin peripheral="USDHC1" signal="usdhc_cd_b" pin_num="A15" pin_signal="GPIO_DISP_B1_08"/> + <pin peripheral="USDHC1" signal="usdhc_clk" pin_num="D15" pin_signal="GPIO_SD_B1_01"/> + <pin peripheral="USDHC1" signal="usdhc_cmd" pin_num="B16" pin_signal="GPIO_SD_B1_00"/> + <pin peripheral="USDHC1" signal="usdhc_data, 1" pin_num="B17" pin_signal="GPIO_SD_B1_03"/> + <pin peripheral="USDHC1" signal="usdhc_data, 0" pin_num="C15" pin_signal="GPIO_SD_B1_02"/> + <pin peripheral="USDHC1" signal="usdhc_data, 2" pin_num="B15" pin_signal="GPIO_SD_B1_04"/> + <pin peripheral="SUPPLY" signal="DCDC_GND, 0" pin_num="K6" pin_signal="DCDC_GND0"/> + <pin peripheral="SUPPLY" signal="DCDC_GND, 1" pin_num="L6" pin_signal="DCDC_GND1"/> + <pin peripheral="SUPPLY" signal="DCDC_IN, 0" pin_num="M5" pin_signal="DCDC_IN0"/> + <pin peripheral="SUPPLY" signal="DCDC_IN, 1" pin_num="N5" pin_signal="DCDC_IN1"/> + <pin peripheral="SUPPLY" signal="dcdc_in_q" pin_num="L5" pin_signal="DCDC_IN_Q"/> + <pin peripheral="SUPPLY" signal="DCDC_LP, 0" pin_num="T3" pin_signal="DCDC_LP0"/> + <pin peripheral="SUPPLY" signal="DCDC_LP, 1" pin_num="U3" pin_signal="DCDC_LP1"/> + <pin peripheral="SUPPLY" signal="dcdc_pswitch" pin_num="P3" pin_signal="DCDC_PSWITCH"/> + <pin peripheral="SUPPLY" signal="nvcc_sd1" pin_num="D14" pin_signal="NVCC_SD1"/> + <pin peripheral="SUPPLY" signal="test_mode" pin_num="T11" pin_signal="TEST_MODE"/> + <pin peripheral="SUPPLY" signal="VDD_SNVS_IN" pin_num="U12" pin_signal="VDD_SNVS_IN"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 0" pin_num="H8" pin_signal="VDD_SOC_IN0"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 1" pin_num="J8" pin_signal="VDD_SOC_IN1"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 2" pin_num="H9" pin_signal="VDD_SOC_IN2"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 3" pin_num="J9" pin_signal="VDD_SOC_IN3"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 4" pin_num="H10" pin_signal="VDD_SOC_IN4"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 5" pin_num="J10" pin_signal="VDD_SOC_IN5"/> + <pin peripheral="SUPPLY" signal="VDD_SOC_IN, 6" pin_num="K10" pin_signal="VDD_SOC_IN6"/> + <pin peripheral="SUPPLY" signal="VDDA_ADC_3P3" pin_num="J13" pin_signal="VDDA_ADC_3P3"/> + <pin peripheral="SUPPLY" signal="VSS, 0" pin_num="A1" pin_signal="VSS0"/> + <pin peripheral="SUPPLY" signal="VSS, 1" pin_num="U1" pin_signal="VSS1"/> + <pin peripheral="SUPPLY" signal="VSS, 2" pin_num="G3" pin_signal="VSS2"/> + <pin peripheral="SUPPLY" signal="VSS, 3" pin_num="L3" pin_signal="VSS3"/> + <pin peripheral="SUPPLY" signal="VSS, 4" pin_num="D4" pin_signal="VSS4"/> + <pin peripheral="SUPPLY" signal="VSS, 5" pin_num="P4" pin_signal="VSS5"/> + <pin peripheral="SUPPLY" signal="VSS, 6" pin_num="R4" pin_signal="VSS6"/> + <pin peripheral="SUPPLY" signal="VSS, 7" pin_num="B7" pin_signal="VSS7"/> + <pin peripheral="SUPPLY" signal="VSS, 8" pin_num="G7" pin_signal="VSS8"/> + <pin peripheral="SUPPLY" signal="VSS, 9" pin_num="H7" pin_signal="VSS9"/> + <pin peripheral="SUPPLY" signal="VSS, 10" pin_num="J7" pin_signal="VSS10"/> + <pin peripheral="SUPPLY" signal="VSS, 11" pin_num="R7" pin_signal="VSS11"/> + <pin peripheral="SUPPLY" signal="VSS, 12" pin_num="C8" pin_signal="VSS12"/> + <pin peripheral="SUPPLY" signal="VSS, 13" pin_num="G8" pin_signal="VSS13"/> + <pin peripheral="SUPPLY" signal="VSS, 14" pin_num="G9" pin_signal="VSS14"/> + <pin peripheral="SUPPLY" signal="VSS, 15" pin_num="C10" pin_signal="VSS15"/> + <pin peripheral="SUPPLY" signal="VSS, 16" pin_num="G10" pin_signal="VSS16"/> + <pin peripheral="SUPPLY" signal="VSS, 17" pin_num="L10" pin_signal="VSS17"/> + <pin peripheral="SUPPLY" signal="VSS, 18" pin_num="F11" pin_signal="VSS18"/> + <pin peripheral="SUPPLY" signal="VSS, 19" pin_num="G11" pin_signal="VSS19"/> + <pin peripheral="SUPPLY" signal="VSS, 20" pin_num="H11" pin_signal="VSS20"/> + <pin peripheral="SUPPLY" signal="VSS, 21" pin_num="J11" pin_signal="VSS21"/> + <pin peripheral="SUPPLY" signal="VSS, 22" pin_num="K11" pin_signal="VSS22"/> + <pin peripheral="SUPPLY" signal="VSS, 23" pin_num="L11" pin_signal="VSS23"/> + <pin peripheral="SUPPLY" signal="VSS, 24" pin_num="C12" pin_signal="VSS24"/> + <pin peripheral="SUPPLY" signal="VSS, 25" pin_num="F12" pin_signal="VSS25"/> + <pin peripheral="SUPPLY" signal="VSS, 26" pin_num="T12" pin_signal="VSS26"/> + <pin peripheral="SUPPLY" signal="VSS, 27" pin_num="F13" pin_signal="VSS27"/> + <pin peripheral="SUPPLY" signal="VSS, 28" pin_num="C14" pin_signal="VSS28"/> + <pin peripheral="SUPPLY" signal="VSS, 29" pin_num="P14" pin_signal="VSS29"/> + <pin peripheral="SUPPLY" signal="VSS, 30" pin_num="G15" pin_signal="VSS30"/> + <pin peripheral="SUPPLY" signal="VSS, 31" pin_num="L15" pin_signal="VSS31"/> + <pin peripheral="SUPPLY" signal="VSS, 32" pin_num="A17" pin_signal="VSS32"/> + <pin peripheral="SUPPLY" signal="VSS, 33" pin_num="U17" pin_signal="VSS33"/> + <pin peripheral="SRC" signal="RESET_B" pin_num="U10" pin_signal="ONOFF"/> + <pin peripheral="SRC" signal="POR_B" pin_num="T10" pin_signal="POR_B"/> + <pin peripheral="SNVS" signal="snvs_lp_pmic_on_req" pin_num="U9" pin_signal="PMIC_ON_REQ"/> + <pin peripheral="SEMC" signal="ADDR, 00" pin_num="A3" pin_signal="GPIO_EMC_B1_09"/> + <pin peripheral="SEMC" signal="ADDR, 01" pin_num="A2" pin_signal="GPIO_EMC_B1_10"/> + <pin peripheral="SEMC" signal="ADDR, 02" pin_num="C2" pin_signal="GPIO_EMC_B1_11"/> + <pin peripheral="SEMC" signal="ADDR, 03" pin_num="C5" pin_signal="GPIO_EMC_B1_12"/> + <pin peripheral="SEMC" signal="ADDR, 04" pin_num="D5" pin_signal="GPIO_EMC_B1_13"/> + <pin peripheral="SEMC" signal="ADDR, 05" pin_num="B1" pin_signal="GPIO_EMC_B1_14"/> + <pin peripheral="SEMC" signal="ADDR, 06" pin_num="C1" pin_signal="GPIO_EMC_B1_15"/> + <pin peripheral="SEMC" signal="ADDR, 07" pin_num="D3" pin_signal="GPIO_EMC_B1_16"/> + <pin peripheral="SEMC" signal="ADDR, 08" pin_num="B3" pin_signal="GPIO_EMC_B1_17"/> + <pin peripheral="SEMC" signal="ADDR, 09" pin_num="B4" pin_signal="GPIO_EMC_B1_18"/> + <pin peripheral="SEMC" signal="ADDR, 10" pin_num="B2" pin_signal="GPIO_EMC_B1_23"/> + <pin peripheral="SEMC" signal="ADDR, 12" pin_num="C3" pin_signal="GPIO_EMC_B1_20"/> + <pin peripheral="SEMC" signal="ADDR, 11" pin_num="C4" pin_signal="GPIO_EMC_B1_19"/> + <pin peripheral="SEMC" signal="BA, 0" pin_num="G2" pin_signal="GPIO_EMC_B1_21"/> + <pin peripheral="SEMC" signal="BA, 1" pin_num="H2" pin_signal="GPIO_EMC_B1_22"/> + <pin peripheral="SEMC" signal="semc_cas" pin_num="J5" pin_signal="GPIO_EMC_B1_24"/> + <pin peripheral="SEMC" signal="semc_cke" pin_num="G5" pin_signal="GPIO_EMC_B1_27"/> + <pin peripheral="SEMC" signal="semc_clk" pin_num="J3" pin_signal="GPIO_EMC_B1_26"/> + <pin peripheral="SEMC" signal="CS, 0" pin_num="E6" pin_signal="GPIO_EMC_B1_29"/> + <pin peripheral="SEMC" signal="DATA, 00" pin_num="F3" pin_signal="GPIO_EMC_B1_00"/> + <pin peripheral="SEMC" signal="DATA, 01" pin_num="F2" pin_signal="GPIO_EMC_B1_01"/> + <pin peripheral="SEMC" signal="DATA, 02" pin_num="G4" pin_signal="GPIO_EMC_B1_02"/> + <pin peripheral="SEMC" signal="DATA, 03" pin_num="E4" pin_signal="GPIO_EMC_B1_03"/> + <pin peripheral="SEMC" signal="DATA, 04" pin_num="H5" pin_signal="GPIO_EMC_B1_04"/> + <pin peripheral="SEMC" signal="DATA, 05" pin_num="F4" pin_signal="GPIO_EMC_B1_05"/> + <pin peripheral="SEMC" signal="DATA, 06" pin_num="H4" pin_signal="GPIO_EMC_B1_06"/> + <pin peripheral="SEMC" signal="DATA, 07" pin_num="H3" pin_signal="GPIO_EMC_B1_07"/> + <pin peripheral="SEMC" signal="DATA, 09" pin_num="D2" pin_signal="GPIO_EMC_B1_31"/> + <pin peripheral="SEMC" signal="DATA, 08" pin_num="E3" pin_signal="GPIO_EMC_B1_30"/> + <pin peripheral="SEMC" signal="DATA, 10" pin_num="D1" pin_signal="GPIO_EMC_B1_32"/> + <pin peripheral="SEMC" signal="DATA, 11" pin_num="E2" pin_signal="GPIO_EMC_B1_33"/> + <pin peripheral="SEMC" signal="DATA, 13" pin_num="F1" pin_signal="GPIO_EMC_B1_35"/> + <pin peripheral="SEMC" signal="DATA, 12" pin_num="E1" pin_signal="GPIO_EMC_B1_34"/> + <pin peripheral="SEMC" signal="DATA, 14" pin_num="G1" pin_signal="GPIO_EMC_B1_36"/> + <pin peripheral="SEMC" signal="DATA, 15" pin_num="H1" pin_signal="GPIO_EMC_B1_37"/> + <pin peripheral="SEMC" signal="DATA, 16" pin_num="K2" pin_signal="GPIO_EMC_B2_00"/> + <pin peripheral="SEMC" signal="DATA, 17" pin_num="K4" pin_signal="GPIO_EMC_B2_01"/> + <pin peripheral="SEMC" signal="DATA, 18" pin_num="K3" pin_signal="GPIO_EMC_B2_02"/> + <pin peripheral="SEMC" signal="DATA, 19" pin_num="R1" pin_signal="GPIO_EMC_B2_03"/> + <pin peripheral="SEMC" signal="DATA, 20" pin_num="M1" pin_signal="GPIO_EMC_B2_04"/> + <pin peripheral="SEMC" signal="DATA, 21" pin_num="N1" pin_signal="GPIO_EMC_B2_05"/> + <pin peripheral="SEMC" signal="DATA, 22" pin_num="T1" pin_signal="GPIO_EMC_B2_06"/> + <pin peripheral="SEMC" signal="DATA, 23" pin_num="M3" pin_signal="GPIO_EMC_B2_07"/> + <pin peripheral="SEMC" signal="DATA, 24" pin_num="N2" pin_signal="GPIO_EMC_B2_09"/> + <pin peripheral="SEMC" signal="DATA, 25" pin_num="R2" pin_signal="GPIO_EMC_B2_10"/> + <pin peripheral="SEMC" signal="DATA, 26" pin_num="L4" pin_signal="GPIO_EMC_B2_11"/> + <pin peripheral="SEMC" signal="DATA, 27" pin_num="M2" pin_signal="GPIO_EMC_B2_12"/> + <pin peripheral="SEMC" signal="DATA, 28" pin_num="K5" pin_signal="GPIO_EMC_B2_13"/> + <pin peripheral="SEMC" signal="DATA, 29" pin_num="M4" pin_signal="GPIO_EMC_B2_14"/> + <pin peripheral="SEMC" signal="DATA, 30" pin_num="L2" pin_signal="GPIO_EMC_B2_15"/> + <pin peripheral="SEMC" signal="DATA, 31" pin_num="P2" pin_signal="GPIO_EMC_B2_16"/> + <pin peripheral="SEMC" signal="DM, 0" pin_num="F5" pin_signal="GPIO_EMC_B1_08"/> + <pin peripheral="SEMC" signal="DM, 1" pin_num="J1" pin_signal="GPIO_EMC_B1_38"/> + <pin peripheral="SEMC" signal="semc_ras" pin_num="J4" pin_signal="GPIO_EMC_B1_25"/> + <pin peripheral="SEMC" signal="DM, 2" pin_num="P1" pin_signal="GPIO_EMC_B2_08"/> + <pin peripheral="SEMC" signal="DM, 3" pin_num="T2" pin_signal="GPIO_EMC_B2_17"/> + <pin peripheral="SEMC" signal="semc_we" pin_num="E5" pin_signal="GPIO_EMC_B1_28"/> + <pin peripheral="MIPI_CSI2RX" signal="CLKN" pin_num="A12" pin_signal="MIPI_CSI_CKN"/> + <pin peripheral="MIPI_CSI2RX" signal="CLKP" pin_num="B12" pin_signal="MIPI_CSI_CKP"/> + <pin peripheral="MIPI_CSI2RX" signal="DN, 0" pin_num="A11" pin_signal="MIPI_CSI_DN0"/> + <pin peripheral="MIPI_CSI2RX" signal="DN, 1" pin_num="A13" pin_signal="MIPI_CSI_DN1"/> + <pin peripheral="MIPI_CSI2RX" signal="DP, 0" pin_num="B11" pin_signal="MIPI_CSI_DP0"/> + <pin peripheral="MIPI_CSI2RX" signal="DP, 1" pin_num="B13" pin_signal="MIPI_CSI_DP1"/> + <pin peripheral="DSI_HOST" signal="CLKN" pin_num="A9" pin_signal="MIPI_DSI_CKN"/> + <pin peripheral="DSI_HOST" signal="CLKP" pin_num="B9" pin_signal="MIPI_DSI_CKP"/> + <pin peripheral="DSI_HOST" signal="DN, 0" pin_num="A8" pin_signal="MIPI_DSI_DN0"/> + <pin peripheral="DSI_HOST" signal="DN, 1" pin_num="A10" pin_signal="MIPI_DSI_DN1"/> + <pin peripheral="DSI_HOST" signal="DP, 0" pin_num="B8" pin_signal="MIPI_DSI_DP0"/> + <pin peripheral="DSI_HOST" signal="DP, 1" pin_num="B10" pin_signal="MIPI_DSI_DP1"/> + <pin peripheral="DAC" signal="IREF" pin_num="" pin_signal="IREF"/> + <pin peripheral="DAC" signal="IREF1" pin_num="" pin_signal="IREF1"/> + <pin peripheral="DAC" signal="OUT" pin_num="H16" pin_signal="DAC_OUT"/> + <pin peripheral="DAC" signal="VREF_2" pin_num="G16" pin_signal="ADC_VREFH"/> + <pin peripheral="ANADIG" signal="rtc_xtali" pin_num="T13" pin_signal="RTC_XTALI"/> + <pin peripheral="ANADIG" signal="rtc_xtalo" pin_num="U13" pin_signal="RTC_XTALO"/> + <pin peripheral="ANADIG" signal="xtali" pin_num="U16" pin_signal="XTALI"/> + <pin peripheral="ANADIG" signal="xtalo" pin_num="T16" pin_signal="XTALO"/> + <pin peripheral="ENET" signal="enet_mdc" pin_num="U2" pin_signal="GPIO_EMC_B2_19"/> + <pin peripheral="ENET" signal="enet_mdio" pin_num="R3" pin_signal="GPIO_EMC_B2_20"/> + <pin peripheral="ENET" signal="enet_rdata, 00" pin_num="C6" pin_signal="GPIO_DISP_B2_06"/> + <pin peripheral="ENET" signal="enet_rdata, 01" pin_num="D6" pin_signal="GPIO_DISP_B2_07"/> + <pin peripheral="ENET" signal="enet_rx_en" pin_num="B5" pin_signal="GPIO_DISP_B2_08"/> + <pin peripheral="ENET" signal="enet_rx_er" pin_num="D8" pin_signal="GPIO_DISP_B2_09"/> + <pin peripheral="ENET" signal="enet_tx_clk" pin_num="C9" pin_signal="GPIO_DISP_B2_05"/> + <pin peripheral="ENET" signal="enet_tdata, 00" pin_num="E9" pin_signal="GPIO_DISP_B2_02"/> + <pin peripheral="ENET" signal="enet_tdata, 01" pin_num="D7" pin_signal="GPIO_DISP_B2_03"/> + <pin peripheral="ENET" signal="enet_tx_en" pin_num="C7" pin_signal="GPIO_DISP_B2_04"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_DATA0" pin_num="F15" pin_signal="GPIO_SD_B2_08"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_DATA1" pin_num="H15" pin_signal="GPIO_SD_B2_09"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_DATA2" pin_num="H14" pin_signal="GPIO_SD_B2_10"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_DATA3" pin_num="F16" pin_signal="GPIO_SD_B2_11"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_SCLK" pin_num="G14" pin_signal="GPIO_SD_B2_07"/> + <pin peripheral="FLEXSPI1" signal="FLEXSPI_A_SS0_B" pin_num="F17" pin_signal="GPIO_SD_B2_06"/> + <pin peripheral="CSI" signal="csi_data, 02" pin_num="J12" pin_signal="GPIO_AD_23"/> + <pin peripheral="JTAG" signal="MOD" pin_num="U6" pin_signal="GPIO_LPSR_13"/> + <pin peripheral="JTAG" signal="TCK" pin_num="T6" pin_signal="GPIO_LPSR_14"/> + <pin peripheral="JTAG" signal="TDI" pin_num="U5" pin_signal="GPIO_LPSR_12"/> + <pin peripheral="JTAG" signal="TDO" pin_num="T5" pin_signal="GPIO_LPSR_11"/> + <pin peripheral="JTAG" signal="TMS" pin_num="U7" pin_signal="GPIO_LPSR_15"/> + <pin peripheral="JTAG" signal="TRSTB" pin_num="R5" pin_signal="GPIO_LPSR_10"/> + <pin peripheral="LPI2C1" signal="SCL" pin_num="R15" pin_signal="GPIO_AD_08"/> + <pin peripheral="LPI2C1" signal="SDA" pin_num="R16" pin_signal="GPIO_AD_09"/> + <pin peripheral="LPI2C3" signal="SCL" pin_num="D9" pin_signal="GPIO_DISP_B2_10"/> + <pin peripheral="LPI2C3" signal="SDA" pin_num="A6" pin_signal="GPIO_DISP_B2_11"/> + <pin peripheral="LPSPI3" signal="PCS0" pin_num="E12" pin_signal="GPIO_DISP_B1_07"/> + <pin peripheral="LPSPI3" signal="SCK" pin_num="E10" pin_signal="GPIO_DISP_B1_04"/> + <pin peripheral="LPSPI3" signal="SIN" pin_num="C11" pin_signal="GPIO_DISP_B1_05"/> + <pin peripheral="LPSPI3" signal="SOUT" pin_num="D10" pin_signal="GPIO_DISP_B1_06"/> + <pin peripheral="LPSPI4" signal="PCS0" pin_num="A4" pin_signal="GPIO_DISP_B2_15"/> + <pin peripheral="LPSPI4" signal="SCK" pin_num="B6" pin_signal="GPIO_DISP_B2_12"/> + <pin peripheral="LPSPI4" signal="SIN" pin_num="A5" pin_signal="GPIO_DISP_B2_13"/> + <pin peripheral="LPSPI4" signal="SOUT" pin_num="A7" pin_signal="GPIO_DISP_B2_14"/> + <pin peripheral="LPI2C4" signal="SDA" pin_num="M15" pin_signal="GPIO_AD_25"/> + <pin peripheral="GPIO2" signal="gpio_mux_io, 07" pin_num="J2" pin_signal="GPIO_EMC_B1_39"/> + <pin peripheral="GPIO2" signal="gpio_mux_io, 08" pin_num="K1" pin_signal="GPIO_EMC_B1_40"/> + <pin peripheral="GPIO2" signal="gpio_mux_io, 09" pin_num="L1" pin_signal="GPIO_EMC_B1_41"/> + <pin peripheral="GPIO2" signal="gpio_mux_io, 28" pin_num="N3" pin_signal="GPIO_EMC_B2_18"/> + <pin peripheral="GPIO2" signal="gpio_mux_io, 31" pin_num="N12" pin_signal="GPIO_AD_00"/> + <pin peripheral="PWM1" signal="A, 1" pin_num="R13" pin_signal="GPIO_AD_02"/> + <pin peripheral="PWM1" signal="B, 1" pin_num="P15" pin_signal="GPIO_AD_03"/> + <pin peripheral="LPI2C4" signal="SCL" pin_num="L13" pin_signal="GPIO_AD_24"/> + <pin peripheral="PWM2" signal="A, 1" pin_num="L14" pin_signal="GPIO_AD_26"/> + <pin peripheral="PWM2" signal="B, 1" pin_num="N16" pin_signal="GPIO_AD_27"/> + <pin peripheral="PWM2" signal="A, 2" pin_num="L17" pin_signal="GPIO_AD_28"/> + <pin peripheral="PWM2" signal="B, 2" pin_num="M17" pin_signal="GPIO_AD_29"/> + <pin peripheral="PWM1" signal="B, 0" pin_num="R14" pin_signal="GPIO_AD_01"/> + <pin peripheral="GPIO3" signal="gpio_mux_io, 03" pin_num="M13" pin_signal="GPIO_AD_04"/> + <pin peripheral="GPIO3" signal="gpio_mux_io, 04" pin_num="P13" pin_signal="GPIO_AD_05"/> + <pin peripheral="GPIO3" signal="gpio_mux_io, 05" pin_num="N13" pin_signal="GPIO_AD_06"/> + <pin peripheral="GPIO3" signal="gpio_mux_io, 06" pin_num="T17" pin_signal="GPIO_AD_07"/> + <pin peripheral="GPIO3" signal="gpio_mux_io, 09" pin_num="R17" pin_signal="GPIO_AD_10"/> + <pin peripheral="LPUART10" signal="CTS_B" pin_num="J16" pin_signal="GPIO_AD_34"/> + <pin peripheral="LPUART10" signal="RTS_B" pin_num="G17" pin_signal="GPIO_AD_35"/> + <pin peripheral="LPUART10" signal="TXD" pin_num="K16" pin_signal="GPIO_AD_32"/> + <pin peripheral="LPUART10" signal="RXD" pin_num="H17" pin_signal="GPIO_AD_33"/> + <pin peripheral="MIC" signal="mic_bitstream, 00" pin_num="P5" pin_signal="GPIO_LPSR_09"/> + <pin peripheral="MIC" signal="CLK" pin_num="N6" pin_signal="GPIO_LPSR_00"/> + </pins> + </function> + </functions_list> + </pins> + <clocks name="Clocks" version="11.0" enabled="true" update_project_code="true"> + <clocks_profile> + <processor_version>13.0.2</processor_version> + </clocks_profile> + <clock_configurations> + <clock_configuration name="BOARD_BootClockRUN" id_prefix="" prefix_user_defined="false"> + <description></description> + <options/> + <dependencies> + <dependency resourceType="PeripheralUnifiedSignal" resourceId="ANADIG.rtc_xtali" description="'RTC_XTALI' (Pins tool id: ANADIG.rtc_xtali, Clocks tool id: ANADIG_OSC.RTC_XTALI) needs to be routed" problem_level="1" source="Clocks:BOARD_BootClockRUN"> + <feature name="routed" evaluation=""> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="PeripheralUnifiedSignal" resourceId="ANADIG.rtc_xtali" description="'RTC_XTALI' (Pins tool id: ANADIG.rtc_xtali, Clocks tool id: ANADIG_OSC.RTC_XTALI) needs to have 'INPUT' direction" problem_level="1" source="Clocks:BOARD_BootClockRUN"> + <feature name="direction" evaluation=""> + <data>INPUT</data> + </feature> + </dependency> + <dependency resourceType="PeripheralUnifiedSignal" resourceId="ANADIG.rtc_xtalo" description="'RTC_XTALO' (Pins tool id: ANADIG.rtc_xtalo, Clocks tool id: ANADIG_OSC.RTC_XTALO) needs to be routed" problem_level="1" source="Clocks:BOARD_BootClockRUN"> + <feature name="routed" evaluation=""> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="PeripheralUnifiedSignal" resourceId="ANADIG.rtc_xtalo" description="'RTC_XTALO' (Pins tool id: ANADIG.rtc_xtalo, Clocks tool id: ANADIG_OSC.RTC_XTALO) needs to have 'OUTPUT' direction" problem_level="1" source="Clocks:BOARD_BootClockRUN"> + <feature name="direction" evaluation=""> + <data>OUTPUT</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.common" description="Clocks initialization requires the COMMON Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm4"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.common" description="Clocks initialization requires the COMMON Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.iomuxc" description="Clocks initialization requires the IOMUXC Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm4"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.iomuxc" description="Clocks initialization requires the IOMUXC Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.dcdc_soc" description="Clocks initialization requires the DCDC_SOC Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm4"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.dcdc_soc" description="Clocks initialization requires the DCDC_SOC Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.pmu_1" description="Clocks initialization requires the PMU_1 Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm4"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.pmu_1" description="Clocks initialization requires the PMU_1 Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.clock" description="Clocks initialization requires the CLOCK Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm4"> + <data>true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.clock" description="Clocks initialization requires the CLOCK Driver in the project." problem_level="2" source="Clocks:BOARD_BootClockRUN"> + <feature name="enabled" evaluation="equal" configuration="cm7"> + <data>true</data> + </feature> + </dependency> + </dependencies> + <clock_sources/> + <clock_outputs> + <clock_output id="ACMP_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ADC1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ADC2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ARM_PLL_CLK.outFreq" value="996 MHz" locked="false" accuracy=""/> + <clock_output id="ASRC_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="AXI_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="BUS_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="BUS_LPSR_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CAN1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CAN2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CAN3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CCM_CLKO1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CCM_CLKO2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CLK_1M.outFreq" value="1 MHz" locked="false" accuracy=""/> + <clock_output id="CSI2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CSI2_ESC_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CSI2_UI_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CSI_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CSSYS_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="CSTRACE_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ELCDIF_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="EMV1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="EMV2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_1G_TX_CLK.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_25M_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_QOS_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_TIMER1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_TIMER2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="ENET_TIMER3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="FLEXIO1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="FLEXIO2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="FLEXSPI1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="FLEXSPI2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GC355_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT1_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT2_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT3_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT4_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT5_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT5_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT6_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="GPT6_ipg_clk_highfreq.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LCDIFV2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C5_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPI2C6_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI5_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPSPI6_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART10_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART11_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART12_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART5_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART6_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART7_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART8_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="LPUART9_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="M4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="M4_SYSTICK_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="M7_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="M7_SYSTICK_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MIC_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MIPI_DSI_TX_CLK_ESC_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MIPI_ESC_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MIPI_REF_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MQS_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="MQS_MCLK.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="OSC_24M.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="OSC_32K.outFreq" value="32.768 kHz" locked="false" accuracy=""/> + <clock_output id="OSC_RC_16M.outFreq" value="16 MHz" locked="false" accuracy=""/> + <clock_output id="OSC_RC_400M.outFreq" value="400 MHz" locked="false" accuracy=""/> + <clock_output id="OSC_RC_48M.outFreq" value="48 MHz" locked="false" accuracy=""/> + <clock_output id="OSC_RC_48M_DIV2.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="PLL_AUDIO_CLK.outFreq" value="672.000025 MHz" locked="false" accuracy=""/> + <clock_output id="PLL_VIDEO_CLK.outFreq" value="672.000025 MHz" locked="false" accuracy=""/> + <clock_output id="SAI1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI1_MCLK1.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI1_MCLK3.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI2_MCLK1.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI2_MCLK3.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI3_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI3_MCLK1.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI3_MCLK3.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI4_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SAI4_MCLK1.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SEMC_CLK_ROOT.outFreq" value="198 MHz" locked="false" accuracy=""/> + <clock_output id="SPDIF_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL1_CLK.outFreq" value="1 GHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL2_CLK.outFreq" value="528 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL2_PFD0_CLK.outFreq" value="352 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL2_PFD1_CLK.outFreq" value="594 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL2_PFD2_CLK.outFreq" value="396 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL2_PFD3_CLK.outFreq" value="297 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL3_CLK.outFreq" value="480 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL3_PFD0_CLK.outFreq" value="8640/13 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL3_PFD1_CLK.outFreq" value="8640/17 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL3_PFD2_CLK.outFreq" value="270 MHz" locked="false" accuracy=""/> + <clock_output id="SYS_PLL3_PFD3_CLK.outFreq" value="8640/13 MHz" locked="false" accuracy=""/> + <clock_output id="USDHC1_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + <clock_output id="USDHC2_CLK_ROOT.outFreq" value="24 MHz" locked="false" accuracy=""/> + </clock_outputs> + <clock_settings> + <setting id="ANADIG_PLL.PLL_AUDIO.denom" value="960000" locked="false"/> + <setting id="ANADIG_PLL.PLL_AUDIO.div" value="28" locked="false"/> + <setting id="ANADIG_PLL.PLL_AUDIO.num" value="1" locked="false"/> + <setting id="ANADIG_PLL.PLL_VIDEO.denom" value="960000" locked="false"/> + <setting id="ANADIG_PLL.PLL_VIDEO.div" value="28" locked="false"/> + <setting id="ANADIG_PLL.PLL_VIDEO.num" value="1" locked="false"/> + <setting id="ANADIG_PLL.SYS_PLL2.denom" value="60000" locked="false"/> + <setting id="ANADIG_PLL.SYS_PLL2.div" value="22" locked="false"/> + <setting id="ANADIG_PLL.SYS_PLL2.num" value="0" locked="false"/> + <setting id="ANADIG_PLL.SYS_PLL3_PFD3_DIV.scale" value="13" locked="false"/> + <setting id="ANADIG_PLL_ARM_PLL_CTRL_POWERUP_CFG" value="Enabled" locked="false"/> + <setting id="ANADIG_PLL_PLL_AUDIO_CTRL0_POWERUP_CFG" value="Enabled" locked="false"/> + <setting id="ANADIG_PLL_PLL_VIDEO_CTRL0_POWERUP_CFG" value="Enabled" locked="false"/> + <setting id="ANADIG_PLL_SYS_PLL2_CTRL_POWERUP_CFG" value="Enabled" locked="false"/> + <setting id="ANADIG_PLL_SYS_PLL3_CTRL_POWERUP_CFG" value="Enabled" locked="false"/> + <setting id="CCM.CLOCK_ROOT4.DIV.scale" value="3" locked="false"/> + <setting id="CCM.CLOCK_ROOT4.MUX.sel" value="ANADIG_PLL.SYS_PLL2_PFD1_CLK" locked="false"/> + </clock_settings> + <called_from_default_init>true</called_from_default_init> + </clock_configuration> + </clock_configurations> + </clocks> + <dcdx name="DCDx" version="3.0" enabled="true" update_project_code="true"> + <dcdx_profile> + <processor_version>13.0.2</processor_version> + <output_format>c_array</output_format> + </dcdx_profile> + <dcdx_configurations> + <dcdx_configuration name="Device_configuration"> + <description></description> + <options/> + <command_groups/> + </dcdx_configuration> + </dcdx_configurations> + </dcdx> + <periphs name="Peripherals" version="12.0" enabled="true" update_project_code="true"> + <dependencies> + <dependency resourceType="SWComponent" resourceId="platform.drivers.csi" description="CSI Driver not found in the toolchain/IDE project. Project will not compile!" problem_level="2" source="Peripherals"> + <feature name="enabled" evaluation="equal"> + <data type="Boolean">true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.csi" description="Unsupported version of the CSI Driver in the toolchain/IDE project. Required: ${required_value}, actual: ${actual_value}. Project might not compile correctly." problem_level="1" source="Peripherals"> + <feature name="version" evaluation="equivalent"> + <data type="Version">2.1.0</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="middleware.usb.common_header" description="USB Common Header not found in the toolchain/IDE project. Project will not compile!" problem_level="2" source="Peripherals"> + <feature name="enabled" evaluation="equal"> + <data type="Boolean">true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="middleware.usb.common_header" description="Unsupported version of the USB Common Header in the toolchain/IDE project. Required: ${required_value}, actual: ${actual_value}. Project might not compile correctly." problem_level="1" source="Peripherals"> + <feature name="version" evaluation="equivalent"> + <data type="Version">2.8.0</data> + </feature> + </dependency> + </dependencies> + <peripherals_profile> + <processor_version>13.0.2</processor_version> + </peripherals_profile> + <functional_groups> + <functional_group name="BOARD_InitPeripherals" uuid="022b9c2c-7d81-4218-a9c8-40825a8a7099" called_from_default_init="true" id_prefix="" core="cm7"> + <description></description> + <options/> + <dependencies> + <dependency resourceType="ClockOutput" resourceId="BUS_CLK_ROOT" description="Bus clock root is inactive." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="frequency" evaluation="greaterThan"> + <data type="Frequency" unit="Hz">0</data> + </feature> + </dependency> + <dependency resourceType="ClockOutput" resourceId="BUS_CLK_ROOT" description="Bus clock root is inactive." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="frequency" evaluation="greaterThan"> + <data type="Frequency" unit="Hz">0</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="middleware.usb.device_controller_ehci" description=""USB Device EHCI Controller Driver(HS)" component is missing in the project." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="enabled" evaluation="equal"> + <data type="Boolean">true</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="platform.drivers.common" description=""Common" driver is missing in the project." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="enabled" evaluation="equal"> + <data type="Boolean">true</data> + </feature> + </dependency> + <dependency resourceType="ClockOutput" resourceId="BUS_CLK_ROOT" description="USB Function Clock (BUS_CLK_ROOT) is inactive and USB module will not work." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="frequency" evaluation="greaterThan"> + <data type="Frequency" unit="Hz">0</data> + </feature> + </dependency> + <dependency resourceType="SWComponent" resourceId="middleware.usb.device.msd.external" description=""USB device MSC" driver is missing in the project." problem_level="2" source="Peripherals:BOARD_InitPeripherals"> + <feature name="enabled" evaluation="equal"> + <data type="Boolean">true</data> + </feature> + </dependency> + </dependencies> + <instances> + <instance name="NVIC" uuid="08792977-ddc1-47a8-b218-609abac14972" type="nvic" type_id="nvic_57b5eef3774cc60acaede6f5b8bddc67" mode="general" peripheral="NVIC" enabled="true" comment="" custom_name_enabled="false" editing_lock="false"> + <config_set name="nvic"> + <array name="interrupt_table"/> + <array name="interrupts"/> + </config_set> + </instance> + <instance name="CSI" uuid="442c301d-efe1-4cab-a26b-ff83ebe138af" type="csi" type_id="csi_20660d007fd9c28a0b6ec615663d2939" mode="interrupt" peripheral="CSI" enabled="true" comment="" custom_name_enabled="false" editing_lock="false"> + <config_set name="fsl_csi" quick_selection="QuickSelection1"> + <struct name="clockConfig"> + <setting name="clockSource" value="BusInterfaceClock"/> + <setting name="clockSourceFreq" value="ClocksTool_DefaultInit"/> + <setting name="masterClockSource" value="CsiClock"/> + <setting name="masterClockSourceFreq" value="ClocksTool_DefaultInit"/> + </struct> + <struct name="config"> + <setting name="format" value="RGB565"/> + <setting name="i_width" value="320"/> + <setting name="i_height" value="240"/> + <setting name="dataBus" value="kCSI_DataBus8Bit"/> + <setting name="workMode" value="kCSI_GatedClockMode"/> + <setting name="useExtVsync" value="true"/> + <set name="polarityFlags"> + <selected/> + </set> + <struct name="buffers_config"> + <setting name="bufferName" value="defaultBuffer"/> + <setting name="bufCount" value="4"/> + <setting name="bufferAlign" value="64"/> + </struct> + </struct> + <struct name="interruptsCfg"> + <set name="interruptSources"> + <selected/> + </set> + <setting name="isInterruptEnabled" value="false"/> + <struct name="interrupt"> + <setting name="IRQn" value="CSI_IRQn"/> + <setting name="enable_interrrupt" value="enabled"/> + <setting name="enable_priority" value="false"/> + <setting name="priority" value="0"/> + <setting name="enable_custom_name" value="false"/> + </struct> + </struct> + </config_set> + </instance> + <instance name="SEMC" uuid="c8241dbf-5733-4a84-8a39-7c689f915fa7" type="semc_reg" type_id="semc_reg_9a27b3176e568261641171ad327b5f4f" mode="sdram" peripheral="SEMC" enabled="false" comment="" custom_name_enabled="false" editing_lock="false"> + <config_set name="fsl_semc" quick_selection="default"> + <struct name="semc_clock_config"> + <setting name="clockSource" value="kSEMC_ClkSrcPeri"/> + <setting name="clockSourceFreq" value="ClocksTool_DefaultInit"/> + </struct> + <struct name="semc_general_config"> + <setting name="moduleDisable" value="false"/> + <setting name="softwareReset" value="false"/> + <setting name="dqsMode" value="0"/> + <setting name="cmdTimeoutCycles" value="0"/> + <setting name="busTimeoutCycles" value="0b10000"/> + <setting name="rbPolarity" value="0"/> + <setting name="wrPolarity" value="0"/> + <struct name="queueWeight"> + <struct name="queueaWeight"> + <setting name="qos" value="0"/> + <setting name="aging" value="0"/> + <setting name="slaveHitSwith" value="0"/> + <setting name="slaveHitNoswitch" value="0"/> + </struct> + <struct name="queuebWeight"> + <setting name="qos" value="0"/> + <setting name="aging" value="0"/> + <setting name="slaveHitSwith" value="0"/> + <setting name="weightPagehit" value="0"/> + <setting name="bankRotation" value="0"/> + </struct> + </struct> + <struct name="iomuxSetting"> + <setting name="clkx0Gate" value="false"/> + <setting name="clkx0Function" value="0"/> + <setting name="clkx1Gate" value="false"/> + <setting name="clkx1Function" value="0"/> + <setting name="rdyPinMux" value="0"/> + <setting name="csx0PinMux" value="0"/> + <setting name="csx1PinMux" value="0"/> + <setting name="csx2PinMux" value="0"/> + <setting name="csx3PinMux" value="0"/> + <setting name="addr8PinMux" value="0"/> + </struct> + <struct name="dllSetting"> + <setting name="overrideEnable" value="true"/> + <setting name="override" value="0"/> + <setting name="delayTarget" value="0"/> + <setting name="dllReset" value="false"/> + <setting name="dllCalibration" value="false"/> + </struct> + </struct> + <struct name="semc_sdram_config"> + <setting name="portSize" value="2"/> + <setting name="burstLen" value="2"/> + <setting name="columnAddrBitNum" value="0"/> + <setting name="casLatency" value="3"/> + <setting name="bankNum" value="0"/> + <setting name="tPrecharge2Act_Ns" value="4"/> + <setting name="tAct2ReadWrite_Ns" value="3"/> + <setting name="tRefreshRecovery_Ns" value="9"/> + <setting name="tWriteRecovery_Ns" value="2"/> + <setting name="tCkeOff_Ns" value="9"/> + <setting name="tActToPre_Ns" value="9"/> + <setting name="tIdleTimeout_Ns" value="128"/> + <setting name="tAct2Act_Ns" value="0"/> + <setting name="tRefresh2Refresh_Ns" value="14"/> + <setting name="tSelfRefRecovery_Ns" value="238"/> + <setting name="refreshUrgThreshold" value="64"/> + <setting name="refreshPeriod_nsPerRow" value="128"/> + <setting name="tPrescalePeriod_Ns" value="128"/> + <setting name="refreshEnable" value="false"/> + <setting name="refreshBurstLen" value="1"/> + <setting name="delayChainEnable" value="false"/> + <setting name="delayChain" value="0"/> + </struct> + <struct name="semc_ip_config"> + <setting name="command_type" value="0xA55A"/> + <setting name="command" value="0"/> + <setting name="slaveAddress" value="0"/> + <setting name="data_size" value="1"/> + <setting name="ip_data" value="0"/> + <setting name="byteMask_three" value="false"/> + <setting name="byteMask_two" value="false"/> + <setting name="byteMask_one" value="false"/> + <setting name="byteMask_zero" value="false"/> + </struct> + <array name="configArray"> + <struct name="0"> + <setting name="base_register" value="br0"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="1"> + <setting name="base_register" value="br1"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="2"> + <setting name="base_register" value="br2"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="3"> + <setting name="base_register" value="br3"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="4"> + <setting name="base_register" value="br4"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="5"> + <setting name="base_register" value="br5"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="6"> + <setting name="base_register" value="br6"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="7"> + <setting name="base_register" value="br7"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="8"> + <setting name="base_register" value="br8"/> + <setting name="address_array" value="0x0"/> + <setting name="memsize_input" value="0"/> + <setting name="validity" value="false"/> + </struct> + <struct name="9"> + <setting name="base_register" value="br9"/> + <setting name="address_array" value="0xA0000000"/> + <setting name="memsize_input" value="12"/> + <setting name="validity" value="false"/> + </struct> + <struct name="10"> + <setting name="base_register" value="br10"/> + <setting name="address_array" value="0xA4000000"/> + <setting name="memsize_input" value="12"/> + <setting name="validity" value="false"/> + </struct> + <struct name="11"> + <setting name="base_register" value="br11"/> + <setting name="address_array" value="0xA8000000"/> + <setting name="memsize_input" value="12"/> + <setting name="validity" value="false"/> + </struct> + </array> + <struct name="interrupt_vector"> + <set name="interrupts"> + <selected/> + </set> + <setting name="enable_irq" value="false"/> + <struct name="interrupt"> + <setting name="IRQn" value="SEMC_IRQn"/> + <setting name="enable_interrrupt" value="enabled"/> + <setting name="enable_priority" value="false"/> + <setting name="priority" value="0"/> + <setting name="enable_custom_name" value="false"/> + </struct> + </struct> + <struct name="semc_params"/> + </config_set> + </instance> + <instance name="MPU" uuid="2d1cd15a-02a3-4ebf-86c5-c9919ffa4aa5" type="mpu_utility" type_id="mpu_utility_bc3ea1f6add76edb6050f698d423d163" mode="MPU" peripheral="MPU" enabled="true" comment="" custom_name_enabled="false" editing_lock="false"> + <config_set name="mpu_init"> + <setting name="mpuInit" value="disabled"/> + </config_set> + </instance> + <instance name="USB_OTG1" uuid="a883d939-1eec-46ba-8a48-054edaff9b14" type="usb" type_id="usb_cbf31fb9a3cef21890d93e737c3d2690" mode="device" peripheral="USB_OTG1" enabled="true" comment="" custom_name_enabled="false" editing_lock="false"> + <config_set name="deviceSetting"> + <setting name="vendor_id" value="0x1FC9"/> + <setting name="product_id" value="0x0090"/> + <setting name="manufacturer_string" value="NXP"/> + <setting name="product_string" value="Product"/> + <setting name="self_powered" value="false"/> + <setting name="max_power" value="100"/> + <array name="interfaces"> + <struct name="0"> + <setting name="interface_class" value="kClassMsc"/> + <struct name="setting_msc" quick_selection="QS_INTERFACE_MSC_RAM_DISK"> + <setting name="interface_name" value="MSC RAM Disk"/> + <setting name="subclass" value="kSubclassScsi"/> + <setting name="protocol" value="kProtocolBbb"/> + <setting name="implementation" value="kImplementationRamDisk"/> + <array name="endpoints_settings"> + <struct name="0"> + <setting name="setting_name" value="Default"/> + <array name="endpoints"> + <struct name="0"> + <setting name="direction" value="kIn"/> + <setting name="transfer_type" value="kBulk"/> + <setting name="synchronization" value="kNoSynchronization"/> + <setting name="usage" value="kData"/> + <setting name="max_packet_size_fs" value="k64"/> + <setting name="polling_interval_fs" value="0"/> + <setting name="max_packet_size_hs" value="k512"/> + <setting name="polling_interval_hs" value="0"/> + <setting name="bRefresh" value="0"/> + <setting name="bSynchAddress" value="NoSynchronization"/> + </struct> + <struct name="1"> + <setting name="direction" value="kOut"/> + <setting name="transfer_type" value="kBulk"/> + <setting name="synchronization" value="kNoSynchronization"/> + <setting name="usage" value="kData"/> + <setting name="max_packet_size_fs" value="k64"/> + <setting name="polling_interval_fs" value="0"/> + <setting name="max_packet_size_hs" value="k512"/> + <setting name="polling_interval_hs" value="0"/> + <setting name="bRefresh" value="0"/> + <setting name="bSynchAddress" value="NoSynchronization"/> + </struct> + </array> + </struct> + </array> + </struct> + </struct> + </array> + </config_set> + <config_set name="commonSettings"> + <struct name="mpu_init"> + <setting name="mpu_init_component" value="MPU"/> + </struct> + </config_set> + </instance> + </instances> + </functional_group> + </functional_groups> + <components> + <component name="system" uuid="e7bb805b-8f45-49c8-ad78-d6f58c4aa79c" type_id="system_54b53072540eeeb8f8e9343e71f28176"> + <config_set_global name="global_system_definitions"> + <setting name="user_definitions" value=""/> + <setting name="user_includes" value=""/> + </config_set_global> + </component> + <component name="msg" uuid="e4805593-ff01-43ce-bf92-690f146f2be7" type_id="msg_6e2baaf3b97dbeef01c0043275f9a0e7"> + <config_set_global name="global_messages"/> + </component> + <component name="generic_uart" uuid="2864aa63-9a94-43a5-b967-870887d175ba" type_id="generic_uart_8cae00565451cf2346eb1b8c624e73a6"> + <config_set_global name="global_uart"/> + </component> + <component name="generic_can" uuid="8fa45317-b94b-4de8-90d2-5822d6b884eb" type_id="generic_can_1bfdd78b1af214566c1f23cf6a582d80"> + <config_set_global name="global_can"/> + </component> + <component name="uart_cmsis_common" uuid="2df1dceb-33cb-4d7a-9b73-2918f3479a54" type_id="uart_cmsis_common_9cb8e302497aa696fdbb5a4fd622c2a8"> + <config_set_global name="global_USART_CMSIS_common" quick_selection="default"/> + </component> + <component name="gpio_adapter_common" uuid="3132b895-ca33-4628-9418-a024c278f3d2" type_id="gpio_adapter_common_57579b9ac814fe26bf95df0a384c36b6"> + <config_set_global name="global_gpio_adapter_common" quick_selection="default"/> + </component> + <component name="generic_enet" uuid="048e04f8-8327-4ffb-a712-0b28c33d2e36" type_id="generic_enet_74db5c914f0ddbe47d86af40cb77a619"> + <config_set_global name="global_enet"/> + </component> + </components> + </periphs> + <tee name="TEE" version="3.0" enabled="false" update_project_code="true"> + <tee_profile> + <processor_version>0.0.0</processor_version> + <tool_options> + <option id="_legacy_source_names_" value="no"/> + </tool_options> + </tee_profile> + <functional_group name="BOARD_InitTEE" called_from_default_init="true" id_prefix="" prefix_user_defined="true"> + <description></description> + <options/> + <rdc> + <masters> + <master id="enet_1g_tx"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="enet_1g_rx"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="enet"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="enet_qos"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="usdhc1"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="usdhc2"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="usb"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="gc355"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="pxp"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="lcdif1"> + <domain_assignment locked="false" domain_id="0"/> + </master> + <master id="csi"> + <domain_assignment locked="false" domain_id="0"/> + </master> + </masters> + <pdaps> + <pdap checker_id="PDAP"> + <slaves> + <slave id="MECC1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="MECC2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="XECC_FLEXSPI1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="XECC_FLEXSPI2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="XECC_SEMC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="FLEXRAM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="EWM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="WDOG1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="WDOG2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="RTWDOG3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="AOI2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ADC_ETC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPADC1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPADC2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="DAC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IEE_APC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="DMAMUX0" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART5" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART6" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART7" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART8" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART9" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART10" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="FLEXIO1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="FLEXIO2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CAN1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CAN2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PIT1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="KPP" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC_GPR" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT5" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPT6" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPIO1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="EMVSIM1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="EMVSIM2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="TMR1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="TMR2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="TMR3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="TMR4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENC1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENC2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENC3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENC4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PWM1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PWM2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PWM3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PWM4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CMP1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CMP2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CMP3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CMP4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SPDIF" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SAI1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SAI2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SAI3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ASRC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="USDHC1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="USDHC2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENET_1G" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENET" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="USBHSDCD1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="USB__USB_OTG2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="USB__USB_OTG1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ENET_QOS" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CAAM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CSI" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LCDIF" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LCDIFV2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="MIPI_DSI__DSI_HOST" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="MIPI_CSI2RX" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PXP" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="VIDEO_MUX" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PGMC_PPC0" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC_LPSR" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC_LPSR_GPR" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="RTWDOG4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="DMAMUX1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PDM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART11" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPUART12" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI5" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPSPI6" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C5" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="LPI2C6" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CAN3" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SAI4" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="XRDC2_D1" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPIO7" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="KEY_MANAGER" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ANADIG_MISC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SNVS" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC_SNVS" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="IOMUXC_SNVS_GPR" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SRAM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="GPIO13" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="ROM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="DCDC" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="OCOTP" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="PIT2" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="SSARC_HP" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + <slave id="CCM" locked="false" semaphore_required="false"> + <domain template="rw"/> + <domain template="rw"/> + </slave> + </slaves> + </pdap> + </pdaps> + <mrcs> + <mrc checker_id="MRC_RDC"> + <slaves> + <slave id="SRAM_OC_cm4" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + <slave id="SIM_DISP" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SRAM_OC_cm7" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + <slave id="SIM_M4" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="CAAM" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="8192"/> + </slave> + <slave id="SIM_M7" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SRAM_OC1" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + <slave id="SRAM_OC2" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + <slave id="SEMC" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="FLEXSPI1_REGION" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="FLEXSPI2_REGION" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SRAM_OC_ECC1" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + <slave id="SRAM_OC_ECC2" enabled="false" locked="false" index="0"> + <domain template="rw"/> + <domain template="rw"/> + <base_region start="0" size="128"/> + </slave> + </slaves> + </mrc> + </mrcs> + <xrdc2 id="0"> + <domains> + <domain name="Domain 0"/> + </domains> + <masters> + <master id="cm7_ahb"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="cm7_axi"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="caam"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="csi"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="cm7_dma"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_1g_rx"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_1g_tx"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_qos"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="gc355"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="lcdif1"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="lcdifv2"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="pxp"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="ssarc"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0"/> + </master> + <master id="usb"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="usdhc1"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="usdhc2"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + </masters> + <pacs> + <pac checker_id="PAC"> + <slaves> + <slave id="MECC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MECC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_FLEXSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_FLEXSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_SEMC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXRAM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EWM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="WDOG1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="WDOG2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RTWDOG3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARA1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARB2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARB3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ADC_ETC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPADC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPADC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DAC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IEE__IEE_RT1170" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMA0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMAMUX0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART8" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART9" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART10" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXIO1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXIO2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="AOI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="AOI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SEMC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PIT1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="KPP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EMVSIM1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EMVSIM2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SPDIF" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ASRC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USDHC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USDHC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET_1G" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBHSDCD1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USB__USB_OTG2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USB__USB_OTG1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBPHY1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBPHY2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET_QOS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAAM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CSI" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LCDIF" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LCDIFV2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MIPI_DSI__DSI_HOST" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MIPI_CSI2RX" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PXP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="VIDEO_MUX" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPC_SET_POINT_CTRL" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SRC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_LPSR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_LPSR_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RTWDOG4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMA1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMAMUX1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PDM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART11" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART12" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC_SEMAPHORE1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MUA" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MUB" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO8" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO9" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO10" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO11" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO12" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="KEY_MANAGER" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ANADIG_MISC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PGMC_PPC0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SNVS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_SNVS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_SNVS_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO13" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ROM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DCDC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="OCOTP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PIT2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SSARC_HP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SSARC_LP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CCM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SEMA4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC_SEMAPHORE2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XRDC2_D0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XRDC2_D1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="VIDEO_PLL" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CDOG" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + </slaves> + </pac> + </pacs> + <mrcs> + <mrc checker_id="MRC"> + <slaves> + <slave id="SRAM_OC_cm4" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="16384"/> + </slave> + <slave id="SRAM_OC_ECC1" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SRAM_OC_cm7" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="8192"/> + </slave> + <slave id="SRAM_OC_ECC2" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="CAAM" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SEMC" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="100663296"/> + </slave> + <slave id="FLEXSPI1_REGION" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="16777216"/> + </slave> + <slave id="FLEXSPI2_REGION" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="33554432"/> + </slave> + <slave id="SRAM_OC1" enabled="false" locked="unlock" eal="disabled" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SRAM_OC2" enabled="false" locked="unlock" eal="disabled" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + </slaves> + </mrc> + </mrcs> + <mscs> + <msc checker_id="MSC"> + <slaves> + <slave id="SIM_DISP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SIM_M4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SIM_M7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="ROMCP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="262144"/> + </slave> + </slaves> + </msc> + </mscs> + </xrdc2> + <xrdc2 id="1"> + <domains> + <domain name="Domain 0"/> + </domains> + <masters> + <master id="cm4_ahbc"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="cm4_ahbs"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="caam"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="csi"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="cm4_dma"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_1g_rx"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_1g_tx"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="enet_qos"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="gc355"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="lcdif1"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="lcdifv2"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="pxp"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="ssarc"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0"/> + </master> + <master id="usb"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="usdhc1"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + <master id="usdhc2"> + <domain_assignment secure="bypass" privileged="bypass" enabled="false" locked="false" domain_id="0" match_input="0" mask_input="0"/> + </master> + </masters> + <pacs> + <pac checker_id="PAC"> + <slaves> + <slave id="MECC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MECC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_FLEXSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_FLEXSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XECC_SEMC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXRAM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EWM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="WDOG1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="WDOG2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RTWDOG3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARA1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARB2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XBARB3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ADC_ETC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPADC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPADC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DAC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IEE__IEE_RT1170" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMA0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMAMUX0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART8" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART9" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART10" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXIO1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXIO2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="AOI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="AOI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="FLEXSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SEMC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PIT1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="KPP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPT6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EMVSIM1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="EMVSIM2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="TMR4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENC4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PWM4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CMP4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SPDIF" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ASRC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USDHC1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USDHC2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET_1G" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBHSDCD1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USB__USB_OTG2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USB__USB_OTG1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBPHY1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="USBPHY2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ENET_QOS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAAM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CSI" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LCDIF" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LCDIFV2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MIPI_DSI__DSI_HOST" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MIPI_CSI2RX" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PXP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="VIDEO_MUX" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPC_SET_POINT_CTRL" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SRC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_LPSR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_LPSR_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RTWDOG4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMA1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DMAMUX1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PDM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART11" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPUART12" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPSPI6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C5" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="LPI2C6" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CAN3" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SAI4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC_SEMAPHORE1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MUA" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="MUB" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO8" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO9" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO10" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO11" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO12" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="KEY_MANAGER" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ANADIG_MISC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PGMC_PPC0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SNVS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_SNVS" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="IOMUXC_SNVS_GPR" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="GPIO13" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="ROM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="DCDC" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="OCOTP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="PIT2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SSARC_HP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SSARC_LP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CCM" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="SEMA4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="RDC_SEMAPHORE2" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XRDC2_D0" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="XRDC2_D1" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="VIDEO_PLL" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + <slave id="CDOG" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + </slave> + </slaves> + </pac> + </pacs> + <mrcs> + <mrc checker_id="MRC_XRDC"> + <slaves> + <slave id="SRAM_OC_cm4" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="16384"/> + </slave> + <slave id="SRAM_OC_ECC1" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SRAM_OC_cm7" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="8192"/> + </slave> + <slave id="SRAM_OC_ECC2" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="CAAM" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SEMC" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="100663296"/> + </slave> + <slave id="FLEXSPI1_REGION" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="16777216"/> + </slave> + <slave id="FLEXSPI2_REGION" enabled="false" locked="unlock" eal="" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="33554432"/> + </slave> + <slave id="SRAM_OC1" enabled="false" locked="unlock" eal="disabled" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + <slave id="SRAM_OC2" enabled="false" locked="unlock" eal="disabled" index="0"> + <domain template="NO_ACCESS"/> + <base_region start="0" size="4096"/> + </slave> + </slaves> + </mrc> + </mrcs> + <mscs> + <msc checker_id="MSC_XRDC"> + <slaves> + <slave id="SIM_DISP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SIM_M4" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="SIM_M7" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="1048576"/> + </slave> + <slave id="ROMCP" enabled="false" locked="unlock" eal=""> + <domain template="NO_ACCESS"/> + <base_region start="0" size="262144"/> + </slave> + </slaves> + </msc> + </mscs> + </xrdc2> + </rdc> + <mpus> + <mpu enabled="false" priv_default_map="false" handler_enabled="false" generate_code_for_disabled_regions="false" masters="cm4_ahbc"> + <attributes> + <group index="0" id="0" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="1" id="1" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="2" id="2" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="3" id="3" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="4" id="4" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="5" id="5" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="6" id="6" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="7" id="7" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + </attributes> + <regions> + <region start="0" size="32" security="priv" enabled="false" index="0" executable="false" read_only="false" shareability="non_shareable" attributes_index="0" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="1" executable="false" read_only="false" shareability="non_shareable" attributes_index="1" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="2" executable="false" read_only="false" shareability="non_shareable" attributes_index="2" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="3" executable="false" read_only="false" shareability="non_shareable" attributes_index="3" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="4" executable="false" read_only="false" shareability="non_shareable" attributes_index="4" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="5" executable="false" read_only="false" shareability="non_shareable" attributes_index="5" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="6" executable="false" read_only="false" shareability="non_shareable" attributes_index="6" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="7" executable="false" read_only="false" shareability="non_shareable" attributes_index="7" srd="0"/> + </regions> + </mpu> + <mpu enabled="false" priv_default_map="false" handler_enabled="false" generate_code_for_disabled_regions="false" masters="cm7_ahb"> + <attributes> + <group index="0" id="0" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="1" id="1" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="2" id="2" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="3" id="3" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="4" id="4" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="5" id="5" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="6" id="6" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="7" id="7" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="8" id="8" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="9" id="9" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="10" id="10" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="11" id="11" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="12" id="12" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="13" id="13" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="14" id="14" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + <group index="15" id="15" memory_type="device"> + <regions_properties> + <region_properties id="inner" cacheable="false" write_back="false" write_allocation="false"/> + <region_properties id="outer" cacheable="false" write_back="false" write_allocation="false"/> + </regions_properties> + </group> + </attributes> + <regions> + <region start="0" size="32" security="priv" enabled="false" index="0" executable="false" read_only="false" shareability="non_shareable" attributes_index="0" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="1" executable="false" read_only="false" shareability="non_shareable" attributes_index="1" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="2" executable="false" read_only="false" shareability="non_shareable" attributes_index="2" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="3" executable="false" read_only="false" shareability="non_shareable" attributes_index="3" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="4" executable="false" read_only="false" shareability="non_shareable" attributes_index="4" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="5" executable="false" read_only="false" shareability="non_shareable" attributes_index="5" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="6" executable="false" read_only="false" shareability="non_shareable" attributes_index="6" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="7" executable="false" read_only="false" shareability="non_shareable" attributes_index="7" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="8" executable="false" read_only="false" shareability="non_shareable" attributes_index="8" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="9" executable="false" read_only="false" shareability="non_shareable" attributes_index="9" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="10" executable="false" read_only="false" shareability="non_shareable" attributes_index="10" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="11" executable="false" read_only="false" shareability="non_shareable" attributes_index="11" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="12" executable="false" read_only="false" shareability="non_shareable" attributes_index="12" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="13" executable="false" read_only="false" shareability="non_shareable" attributes_index="13" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="14" executable="false" read_only="false" shareability="non_shareable" attributes_index="14" srd="0"/> + <region start="0" size="32" security="priv" enabled="false" index="15" executable="false" read_only="false" shareability="non_shareable" attributes_index="15" srd="0"/> + </regions> + </mpu> + </mpus> + </functional_group> + </tee> + </tools> +</configuration>
\ No newline at end of file |